Lors de la fabrication de puces, les technologies de nœuds et La loi de Moore sont en plein ralentissement apparent, les fabricants et les concepteurs de puces continuent de rechercher de nouvelles solutions créatives pour permettre à la mise à l'échelle des appareils et aux performances d'augmenter. Les technologies d'encapsulation avancées sont l'un de ces domaines où nous avons vu grandes innovations ces dernières années, comme l'introduction du silicium interposeurs , l'intégration de la mémoire HBM sur la puce elle-même ou le passage à la modularisation avec des puces. Aujourd'hui, nous allons vous parler de Technologie LSI de TSMC , avec lesquels ils ont l'intention de construire leurs puces à l'avenir et qui peuvent changer - pour le mieux - comment cette industrie fonctionne.
Interposeurs en silicium posent des problèmes de coût car ils sont très coûteux et nécessitent une assez grande quantité de silicium, tandis que les conceptions de puces utilisant un emballage conventionnel sur des substrats organiques sont limitées par la bande passante d'entrée / sortie et l'efficacité énergétique. Une solution à ce problème a été l'introduction dans l'industrie de matrices de silicium intermédiaires qui connectent deux puces logiques entre elles, mais uniquement dans une portée limitée et sans utiliser le même encombrement qu'un interposeur entièrement en silicium. IntelEMIB de (Embedded Die Interconnect Bridge) a été la mise en œuvre la plus discutée de cette technologie ces derniers temps.
TMSC LSI, sera-ce l'avenir des puces de l'industrie?
Lors du Symposium technologique 2020 de TSMC, le fabricant taïwanais a détaillé sa propre variante de cette technologie, appelée Local Si Interconnect (LSI), qui sera proposée pour les technologies d'encapsulation InFO et CoWoS sous la forme d'InFO-L et CoWoS-L.
Les nouvelles avancées font partie de ce que TSMC appelle désormais son Tissu 3D technologie d'emballage, qui offre un répertoire assez polyvalent d'options d'encapsulation et d'intégration comprenant, bien sûr, SoIC, InFO et CoWoS.
Une brève explication pour nos lecteurs qui ne connaissent pas ces termes: SoIC (System on Chip Integrated) est la technologie d'intégration de liaison hybride et d'empilement de puces de TSMC, qui permet d'empiler plusieurs baies de puces, ce qui rend la largeur de bande extrêmement élevée et présente une jonction entre les matrices de silicium à faible consommation. Actuellement, cette technologie est inégalée dans l'industrie.
InFO est la technologie d'emballage ou d'encapsulation des ventilateurs de TSMC, dans laquelle une puce est retirée d'une tranche de silicium et placée sur une autre tranche de support, sur laquelle sont construites des structures plus grandes telles que le RDL en cuivre. (couche de redistribution) et ensuite le substrat porteur.
La variante TSMC d'InFO avec intégration LSI est appelée InFO-L ou InFO-LSI, et suit une structure similaire avec le nouvel ajout de cette puce intermédiaire d'interconnexion de silicium locale pour la communication entre les deux puces.
Le CoWoS (Chip-on-Wafer-on-Substrate) de TSMC a été initialement décrit comme la technologie d'empaquetage de l'interposeur au silicium 2.5D de la société, qui est actuellement toujours sous la spécification CoWoS-S, mais couvre également d'autres technologies d'encapsulation. Comme l'indique sa description, le RDL est construit en premier sur le substrat de base et ce n'est qu'en dernière étape que la puce de silicium est ajoutée à l'ensemble.
CoWoS-L est la nouvelle variante de la technologie de conditionnement de puces de TSMC, ajoutant une interconnexion locale au silicium qui est utilisée en combinaison avec un RDL en cuivre pour obtenir une bande passante plus élevée que l'utilisation d'une mise en œuvre de conditionnement RDL. (CoWoS-R), et a également un coût inférieur à celui d'un interposeur entièrement en silicium (CoWoS-S). En d'autres termes, avec cette technologie d'encapsulation, vous obtenez de meilleures performances à moindre coût .
TSMC décrit LSI comme une puce active ou passive (en fonction des besoins des concepteurs de puces et de leur budget). La fonderie TSMC prévoit d'achever la qualification InFO-L au premier trimestre 2021, tandis que CoWoS-L est en cours de préqualification pour le moment. Les technologies d'interconnexion de ponts en silicium telles que LSI et EMIB devraient fournir des conceptions de puces hautes performances à moindre coût pour le concepteur et le consommateur.
En bref: des puces plus performantes et moins chères, ce qui devrait se traduire (pour l'utilisateur) en processeurs plus puissants et moins chers .
