AMD Zen 4, архитектура процессора Ryzen и изменения в Zen 3

AMD Zen 4

Освободи Себя AMD Архитектура Zen 4 является четвертым поколением архитектуры AMD Zen и приносит с собой ряд важных изменений по сравнению с предыдущим поколением, а также ряд конкретных новинок. Все они направлены на повышение производительности по сравнению с Zen 3 и конкурентоспособность с Intel это кладет все свое мясо на гриль. Что нового в архитектуре AMD Zen 4? Мы вам это объясним.

Прошло несколько лет с тех пор, как AMD выпустила свои первые процессоры Ryzen 1000 на базе архитектуры Zen первого поколения. Это была удача для компании, возглавляемой Лизой Су, и то, что AMD больше не будет восприниматься как бренд дешевых процессоров, всегда идущих на буксире с Intel. Сегодня архитектуры AMD могут не только обмениваться ударами с Intel, но и превосходить их по нескольким параметрам.

Логотип Zen 4 Falso

В случае с Zen 3 предполагалось, что черепаха AMD обогнала зайца Intel. Которая осознала опасность того, что AMD сократила долю рынка процессоров x86 в различных сегментах, в которых они конкурируют от вас к вам. Но, несмотря на свое конечное преимущество, AMD не может позволить себе уснуть на рынке непрерывных изменений и эволюции, где почивать на лаврах - значит выйти из гонки и даже исчезнуть. Вот почему AMD разработала Zen 4 с важными изменениями по сравнению с Zen 3 и включает несколько диапазонов своих процессоров.

Конфигурация ядер в Zen 4

Чиплеты ЦП ЦП GPU AMD Intel

Архитектура Zen включает в себя ядра в том, что AMD называет CCX, которое состоит из серии ядер со следующими характеристиками:

  • Каждое ядро ​​имеет частный кеш первого и второго уровня, то есть остальные ядра не могут получить к нему доступ.
  • Кэш L3 является общим, и все они имеют к нему доступ. Кроме того, различные ядра взаимодействуют между собой через сеть интерфейсов Infinity Fabric.
  • В Zen и Zen 2 каждый CCX состоял из 4 ядер и их общего L3. В Zen 3 он увеличился с 4 до 8 ядер. Zen 4 будет иметь такую ​​же конфигурацию, что и Zen 3, и, следовательно, 8 ядер на CCX .

Еще одно отличие состоит в том, что архитектура Zen 4 предназначена для построения 5-нанометрового узла TSMC, который имеет другие правила проектирования, чем его 7-нанометровый узел. Таким образом, любой чип, использующий ядра Zen 4, будет основан на этом производственном узле. Либо микросхема CCD, либо монолитный APU.

Архитектура Zen 4 будет интегрировать инструкции AVX-512

Информация о AVX512 Zen4

Первая крупная новинка появится в поддержка инструкций AVX-512 , который до сих пор использовался исключительно для процессоров Intel. Эти инструкции, как следует из их названия, представляют собой 512-битные инструкции SIMD, самые длинные на данный момент, которые использовались в CPU / ЦЕНТРАЛЬНЫЙ ПРОЦЕССОР с архитектурой x86. Кроме того, инструкции AVX-512 содержат разные расширения для разных приложений. Расширения AVX512, поддерживаемые ядрами Zen 4? Они следующие

  • AVX512VL
  • AVX512BW
  • AVX512CD
  • AVX512_IFMA
  • AVX512DQ
  • AVX512F
  • AVX512_VPOPCNTDQ
  • AVX512_BITALG
  • AVX512_VNNI
  • AVX512_VBMI2
  • AVX512_VBMI
  • AVX512_BF16

Кроме того, реализация инструкций AVX-512 в Zen 4 предполагает, что строки кэша данных первого уровня и последующие уровни кэша увеличили размер строки кэша от 32 до 64 байт или 512 бит . Это важно для сбора всех данных для одной инструкции AVX-512 за один цикл. Это небольшое улучшение означает не только поддержку инструкций AVX-512, но и увеличение полосы пропускания модулей загрузки / сохранения ЦП, а вместе с ней и внутренней полосы пропускания процессора. Кроме того, тот факт, что Zen 4 может загружать 64 байта данных напрямую, означает, что существует новый блок AVX-512 способен выполнять эти инструкции за один цикл.

Однако инструкции AVX-512 содержат ограничение, и это их высокий уровень потребления. Это может привести к тому, что процессоры Zen 4 будут работать ниже своих обычных тактовых частот при использовании этих типов инструкций.

Изменения в системе кеширования в архитектуре Zen 4

Кэш AMD Zen 4 AMD Zen 3
Данные L1 32 КБ 8-полосный 32 КБ 8-полосный
L1 Инструкции 32 КБ 8-полосный 32 КБ 8-полосный
L2 1 МБ 8-полосный 512 КБ 8-полосный
L3 32 МБ, 16 каналов 32 МБ, 16 каналов
L1 ITLB (MMU) 64 полностью ассоциативных входа 64 полностью ассоциативных входа
L1 DTLB (MMU) 512 входов 4. способ 512 входов 4. способ
L2 ITLB (MMU) 72 полностью ассоциативных входа 64 полностью ассоциативных входа
L2 DTLB (MMU) 3072 билета в 12 сторон 2048 билета в 8 сторон

Со времени выхода первого AMD Zen система кеширования процессоров AMD оставалась более или менее такой же. За исключением кеша последнего уровня, который используется всеми ядрами CCD, но в случае Zen 4 будут изменения в структуре кеша самого ядра, которые вы можете увидеть в следующей таблице.

Первое выделенное изменение: в кэше L2 каждого ядра , это увеличит емкость От 512 КБ до 1 МБ памяти , что увеличивает шансы найти данные в указанном кэше, но вместо этого кеши L1 и L3 останутся неизменными по размеру. Конечно, как мы уже отмечали ранее, размер каждой строки кэша увеличился с 32 до 64 байтов.

Есть также изменения буферов TLB или опережающего просмотра трансляции . Они используются MMU в каждом ядре процессора для преобразования виртуальных адресов в физические. Как видно из таблицы, с которой начинается этот раздел, предварительный буфер для кэш данных первого уровня увеличился с 64 до 72 записей . С другой стороны, кеш L2 ушел из 2048 записей до 3072 записей с. Это представляет собой увеличение на 50% в этом отношении, и не только в емкости, но и в количество одновременных доступов .

Поддержка оперативной памяти через Compute Express Link

Arquitectura Zen 4 поддерживает оперативную память

Именно здесь мы должны начать дифференцировать линейку процессоров для ноутбуков и настольных ПК от будущего AMD EPYC под кодовым названием Genoa, и в то время как стандарт PCI Express 5.0 не будет доступен для процессоров под сокетом AM5. это будет. на базе процессоров AMD HEDT и серверных процессоров на базе Zen 4 и с этим поддержка CXL .

Ключ к стандарту CXL заключается в том, что он обеспечивает согласованность памяти с интерфейсом PCI Express 5.0, что означает, что модули памяти, независимо от того, являются ли они энергонезависимой памятью, Оперативная память, или их комбинация может не только быть подключенным через классический интерфейс памяти , но также и через порт PCI Express.

Расширитель памяти Samsung CXL

На рынке уже есть модули расширения памяти RAM через PCI Express с CXL, также называемые памятью класса хранения или SCM. AMD собирается интегрировать в свой AMD EPYC Genoa возможность расширения оперативной памяти системы через интерфейс PCIe 5.0 . Конечно, с аналогом более высокой задержки при доступе к указанной памяти по сравнению с DDR5, LPDDR5 или любым другим типом памяти, совместимым с которым AMD делает совместимые процессоры и APU с архитектурой Zen 4.

Использование двух разных ячеек памяти на физическом уровне также подразумевает реализацию Механизмы DMA для копирования данных из двух пространств памяти , которые, несмотря на то, что они унифицированы на уровне адресации, не являются таковыми на физическом уровне, а это означает, что необходим механизм для копирования данных из одного пространства RAM в другое.

Большая внутренняя и внешняя пропускная способность

Zen4 IOD Arquitectura

Есть деталь, о которой во всем этом не говорится, а именно то, что AMD использует свой интерфейс Infinity Fabric для внутренней и внешней связи различных компонентов. Интерфейсы IF с пропускной способностью 32 байта использовались для обмена данными между кешами в течение нескольких поколений AMD Zen, и переход с 32 байтов на строку кэша до 64 байтов также представляет собой скачок в этом аспекте и объем данных, циркулирующих внутри CCD и CCX с архитектурой Zen 4, увеличился вдвое по сравнению с Zen 3.

Однако с точки зрения связи с северным мостом или IOD, не похоже, что будут изменения и ГМ Порт I, соединяющий чиплеты CCD, которые будут содержать ядра Zen 4, по-прежнему будет иметь 16-байтовая / тактовая шина для записи и 32-байтовая шина. / цикл для чтения с тактовой частотой IOD . При этом мы помним, что в архитектуре Дзэн зависит от тактовая частота используемого контроллера DRAM . На диаграмме, экстраполируя ширину полосы пропускания, мы можем сделать вывод, что тактовая частота IOD составляет 2400 МГц, что соответствует memclk DDR5-4800.

AM5 Zen 4 RDNA 2 Утечка

Мы не можем забыть о IO Hub либо . Который также находится в IOD или северном мосте и отвечает за связь с периферийными устройствами. Являясь одной из частей, которая также получила улучшения в результате поддержки новых интерфейсов ввода-вывода. Как и в случае с USB4 и PCI Express 5.0. Таким образом, AMD увеличила свой полоса пропускания от 750 МГц до 1150 МГц .

Что служит для того, чтобы максимальное количество линий PCIe 4.0 увеличилось с 24 до 28 линий , Это значит, что материнская плата Производители может интегрировать второй M.2 NVMe SSD или интерфейс USB 4 . Конечно, эти 4 дополнительные строки не будут доступны на всех чипсетах, совместимых с Zen 4, как можно увидеть в таблице, которая сопровождает эти последние два абзаца.