पीसी में लो-एंड चिप्स की लागत, वे क्यों बढ़ रहे हैं?

प्रत्येक उत्पाद की विभिन्न श्रेणियों की ख़ासियतें न केवल विभिन्न क्रय शक्ति स्तरों तक पहुंचने की क्षमता है, बल्कि प्रत्येक सीमा को एक अलग तरीके से प्रस्तुत किया जाता है, जिसमें उच्च श्रेणी मांग के निचले स्तर के साथ होती है, लेकिन उच्चतम लाभ स्तर और बाजार का निचला छोर जिसकी अधिक मात्रा है लेकिन बेहद कम मार्जिन के साथ।

पोस्टपीसी उपकरणों के पुश के साथ चिप्स में विनिर्माण लागत में वृद्धि बाजार के निचले-छोर में एक नए प्रकार के पीसी के निर्माण में समाप्त हो सकती है, जहां तक ​​आंतरिक हार्डवेयर का संबंध है, पूरी तरह से पीसी की जगह, कार्यक्षमता में ऐसा नहीं है ।

लो-एंड रेंज में बदलाव के ड्राइवर के रूप में मूर की विधि का "एंड"

मूर का नियम हमें बताता है कि हर बार किसी दिए गए क्षेत्र में ट्रांजिस्टर की संख्या दोगुनी हो जाती है, जिससे अधिक जटिल प्रोसेसर और सिस्टम की अनुमति मिलती है।

हाल के वर्षों में हमने मूर के कानून की मृत्यु के बारे में सुना है, यह कथन प्रति ट्रांजिस्टर की लागत के साथ मूर के कानून के बयान को संरेखित करने के उत्पाद के कारण है, जो इस तरह से बढ़ रहा है कि प्रति क्षेत्र लागत नहीं बनी है। बरकरार है या गिर गया है लेकिन बढ़ गया है।

इसका मतलब यह है कि अगर किसी निर्माता के पास प्रति चिप बजट है, तो वह पाता है कि जिस क्षेत्र का वह उसी कीमत पर उपयोग कर सकता है, वह कम है, जब तक कि वह कीमतें बढ़ाने का फैसला नहीं करता है, जो कि पहले से ही चल रहे कम-अंत वाले बाजार के लिए प्रतिसंबंधी है। मार्जिन के साथ

प्रोसेसर के डिजाइन में परिणाम पहले से ही महसूस किए जा रहे हैं

छोटे आकार के साथ प्रोसेसर का उपयोग करने के लिए, दोनों इंटेल और एएमडी, जिन्होंने अपने नए प्रोसेसर में प्रति क्षेत्र लागत में वृद्धि को कम करने के लिए अलग-अलग रास्ते लेने का फैसला किया है।

एएमडी में, समाधान अलग हो रहा है सी पी यू कोर और उनके कैश जो बाकी प्रोसेसर, नॉर्थब्रिज और साउथब्रिज हैं, सभी तत्वों को एमसीएम कॉन्फ़िगरेशन में रखते हैं।

इंटेल में, समाधान केवल साउथब्रिज को अलग करने से आया है, लेकिन एक 3DIC कॉन्फ़िगरेशन में, जैसा कि लेकफील्ड में देखा गया है, जिसमें हमारे पास एक अलग चिप पर सभी I / O इंटरफेस हैं।

एक नए प्रकार के कंप्यूटर का जन्म

यह समझने के लिए कि बाद के वर्षों में कंप्यूटर के रूप में दिखाई देने वाले पोस्टपीसी उपकरणों की मात्रा क्यों दिखाई देगी, हमें एक घटना को समझना चाहिए जो कि चिप्स के आकार में वृद्धि के अलावा और कोई नहीं है, न केवल प्रति वेफर कम चिप्स निकालता है, बल्कि इनमें से प्रत्येक चिप्स छोटे लोगों की तुलना में विफलता का प्रतिशत अधिक है।

पोस्टपीसी उपकरण एक ऐसे क्षेत्र के साथ SoCs का उपयोग करते हैं, जो आमतौर पर 120 mm2 से अधिक नहीं होता है, जो कि PC SoCs की तुलना में बहुत छोटा आकार है, साथ ही CPU और GPUs जो हम आमतौर पर अपने पीसी में उपयोग करते हैं, जो उन्हें महंगा में आकर्षक बनाना चाहते हैं। लागत कम रखें।

वेफर्स में प्रति मिमी 2 की वृद्धि के साथ, यह बाजार के निचले हिस्से में पीसी को गायब करने के लिए बर्बाद हो रहा है, क्योंकि मार्जिन बहुत कम होने जा रहा है, लेकिन स्मार्टफोन के लिए SoCs जरूरतों को कवर नहीं कर सकता है कि क्या पीसी की बाह्य उपकरणों की संयोजकता क्षमता।

चेट्टस पर आधारित भविष्य केवल पीसी के लिए नहीं है

क्वालकॉम के एलेक्स काटोजियन के साथ एक साक्षात्कार में, उन्होंने अपने SoCs को कई चिप्स में अलग करने पर चर्चा की, जिसे चिपलेट-आधारित कॉन्फ़िगरेशन के रूप में जाना जाता है, जो इस तथ्य को देखते हुए दिलचस्प है कि क्वालकॉम पीसी के लिए प्रोसेसर नहीं बनाता है।

यह एक बहुत अच्छा सवाल है, देखो, मुझे लगता है कि अभी भी कुछ साल लगेंगे। और मैं आपको एक सादृश्य देता हूं, आप जानते हैं, लेकिन आप सौर पैनलों की तुलना कर सकते हैं। मान लीजिए कि आप 100% कुशल हैं या आप जो खर्च कर रहे हैं, उसके करीब हैं। आप अधिक पैनल जोड़ सकते हैं, लेकिन फिर आप कम रिटर्न दर्ज करेंगे। जैसा कि प्रौद्योगिकी (चिप्स बनाने के लिए) मुझे लगता है कि हमारे पास अभी भी कुछ साल बाकी हैं जब तक हम एक SoC में सब कुछ एकीकृत नहीं कर सकते।

स्पष्ट रूप से चिप क्षेत्र विकसित होना शुरू हो जाता है, लेकिन ट्रांजिस्टर की डाउनसाइज़िंग कार्यक्षमता में वृद्धि के साथ नहीं रह सकती है। लेकिन, जैसा कि मैंने कहा, एक प्रक्रिया (या विनिर्माण नोड) के पुन: उपयोग की दक्षता या इसका एक संशोधित संस्करण हमें कुछ क्षमता प्रदान कर रहा है, इसलिए मुझे लगता है कि इस तरह के चिप को अलग करने के बारे में सोचने से पहले हमें अभी भी कुछ साल होंगे। जिस तरह से यह हमें भागों में करने के लिए समझ में आता है।

दूसरी बात यह ध्यान रखने की है कि आप एक चिप पर विषम प्रणाली के बारे में बात कर रहे हैं, जिसका अर्थ है कि चिप के कुछ हिस्से हैं जो काम करने के लिए दूसरों पर निर्भर हैं। यह कहना उतना सरल नहीं है, मैं ग्राफिक्स को अलग रखने और उन्हें कहीं और डालने जा रहा हूं, या सीपीयू को हटाकर इसे कहीं और रख दूंगा। हम इसका अध्ययन करने की प्रक्रिया में हैं, लेकिन मैं कहूंगा कि तीन या चार साल में, हमारी वास्तुकला बदल जाएगी, लेकिन ऐसा होने से कुछ साल पहले भी हमारे पास है।

क्वालकॉम के ये बयान महत्वपूर्ण हैं क्योंकि हम शुरू से ही सोच सकते हैं कि पोस्टपीसी उपकरणों के लिए SoCs के छोटे आकार के कारण फिर बड़े SoCs बनाने की गुंजाइश है, लेकिन ऐसा लगता नहीं है कि यह वह रास्ता होगा जो वे लेंगे चूंकि दृष्टिकोण एक अलग चिप पर पोस्टपीसी उपकरणों के लिए SoCs कार्यक्षमता के अलग हिस्से के लिए होगा।

पीसी के विस्तार के साथ पोस्ट-पीसी डिवाइस

यदि हम एक पीसी डिवाइस और एक पोस्ट-पीसी डिवाइस के बीच के अंतर को चुनने के लिए उपयोग के बाहर थे एआरएम एक तरफ रजिस्टर और निर्देश सेट और दूसरी तरफ x86, कुंजी उत्तर विभिन्न प्रकार के उपकरणों का विस्तार होगा। ।

उदाहरण के लिए, एक लैपटॉप पीसी को भंडारण क्षमता का विस्तार करने के लिए कई यूएसबी पोर्ट, कुछ वीडियो आउटपुट और यहां तक ​​कि पोर्ट की आवश्यकता हो सकती है। इसका मतलब होगा कि एक नया SoC बनाना, जिसमें उन इंटरफेस हों। दूसरी ओर, साउथब्रिज को बाकी चिप से अलग किया जाता है, इससे पोस्टपीसी उपकरणों के लिए SoCs के निर्माताओं को एक और चिप मॉडल बनाने के बिना बहुत कम-शक्ति वाले पीसी में उपयोग के लिए अपने SoCs को पुनर्विचार करने की अनुमति मिलती है।

यह एक नए प्रकार के डिवाइस का दरवाजा खोलता है, जो पोस्टपीसी प्रोसेसर के साथ डिवाइस हैं, लेकिन लैपटॉप पीसी या एआईओ के विस्तार के साथ, सभी एसओसी से साउथब्रिज के अलग होने के लिए धन्यवाद। इन उपकरणों को बाजार के सबसे निचले हिस्से में रखा जाएगा और वेफर्स की लागत में वृद्धि का एक परिणाम होगा जो कुछ समय के लिए बनाने में रहा है।

लेकिन हम कंप्यूटर को एक जटिल साउथब्रिज के साथ भी देख सकते हैं जो कई PCI एक्सप्रेस पोर्ट की अनुमति देता है, उदाहरण के लिए, CXL प्रोटोकॉल के तहत सबसे सुरक्षित, यह इस नए प्रकार के कंप्यूटर में समर्पित ग्राफिक्स कार्ड का उपयोग करना संभव बनाता है।

पीसी के निचले-छोर में x86 कंप्यूटर का अंत?

ऊपर वर्णित सब कुछ के साथ, यह स्पष्ट है कि पीसी के मामले में कम-अंत में शीर्ष पर डैमोकल्स की तलवार है। उन चीजों में से एक जो हम शायद इंटेल और एएमडी दोनों से कुछ वर्षों में देखेंगे, x86 और ARM के बीच हाइब्रिड प्रोसेसर हैं, ये ऐसे प्रोसेसर होंगे जो x86 के लिए लिखे गए कोड को ले लेंगे और विशेष इकाइयों का उपयोग करके ARM कोड में इसे फिर से व्याख्या करेंगे। इसके लिए।

ये प्रोसेसर लगातार रीइंटरप्रिटेशन नहीं करेंगे, लेकिन एक एप्लिकेशन की स्थापना के दौरान इंटरप्रेटर का कोप्रोसेसर प्रभारी जो करेगा वह कोड को ARM में ट्रांसलेट कर देगा, यह डायरेक्ट कंप्लीशन के तौर पर उतनी कुशलता से नहीं करेगा।

कुंजी यह है कि दुभाषिया के प्रभारी कोप्रोसेसर को मुख्य इकाई के हिस्से के रूप में नहीं, बल्कि अलग साउथब्रिज के हिस्से के रूप में जोड़ा जा सकता है।