未来几年，亚洲最大代工厂的N5节点将成为未来几年最重要的制造节点。 那么，通过对已经在所述制造工艺下制造的芯片之一的分析，发现 台积电5nm节点密度低于预期 . 这是坏消息还是你缺乏诚意？
台积电的 5nm 节点及其变体将在未来几年内成为最相关的 PC。 不仅因为 AMD 它将用于其未来的芯片，例如 Ryzen 7000、EPYC Genoa 和 RX 7000 GPU。 我们也不能忘记台积电也是客户，甚至 英特尔，因为 Meteor Lake 中的集成显卡和一些 Ponte Vecchio HPC 图形组件将使用它进行制造。 因此，行业的主要参与者以一种或另一种方式利用这个制造节点。 虽然目前，使用这种制造工艺的唯一芯片是 Apple
台积电5nm节点密度低于宣传
虽然这个标题可能看起来是负面的，但这是有解释的，他们从 Angstronomics 发表了一篇有趣的文章，告诉我们台积电错误地给出其 5nm 节点密度的原因。 这里我们指的是每个区域的晶体管数量，因此可以构建芯片的复杂程度。 台湾代工厂官方称其为每平方毫米 171 亿个晶体管 . 然而，彻底的分析表明，这个数字较低，而且 每平方毫米137.6万个晶体管 .
他们通过电子显微镜测量用于构建最新一代 Apple A15 处理器的晶体管的大小来做到这一点 iPhone. 其单元高度为 210 nm，CPP 为 51 nm . 好吧，这两个值都以比较方式使用，以了解晶体管相对于前一个节点的大小。 因此，台积电的 N7 节点的值为 分别为 240nm 和 57nm , 给它一个密度 每平方毫米90.64万个晶体管 . 以 Intel 的 10mm 节点为例，最近被命名为 Intel 7，我们谈论的是 100.33.
如果这些数字让您头晕目眩，请不要担心。 这意味着在相同的空间中，芯片设计人员最多可以安装 51.8nm 芯片上的逻辑门比 5nm 芯片多 7% . 这意味着它不是一个完整的节点跳转。 实际上晶体管甚至不是5nm。 由于该指标很久以前就不再符合现实，它更像是一种营销工具。
台积电是否给出了虚假数据？
不，不是，这是因为台湾代工厂没有使用我们在上一节中讨论过的指标。 台积电通常所做的是将已知芯片适配到新节点以获取其指标。 为此，他们使用了 Cortex A72 的设计，当然，由于它是无晶圆厂设计，因此在使用一种或另一种晶体管来构建不同的逻辑时，代工厂拥有世界上所有的自由构成芯片的门。
因此，正如您在这些行上方的图像中看到的那样， 我们可以推断台积电从哪里获得数据 . 它只是指逻辑的密度。 因此，例如，SRAM 或芯片的模拟部分被排除在外。 顺便说一句，可以看出从当前节点跳转到未来节点如何不会导致消耗的大量节省或速度的重要提高。 这部分解释了从 NVIDIA公司 和 AMD。
无论如何，这不会影响代工厂的任何合作伙伴以及将在其中制造的未来芯片。 他们中的许多人已经完成并即将大规模印刷在他们的晶圆上。