Utseendet på två och en halvdimensionella integrerade kretsar, 2.5DIC, förde med sig de så kallade kiselinterposrarna för interkommunikation av de olika elementen som ingår i dem. På grund av deras höga kostnad och komplexitet blev dessa en flaskhals för massantagandet av denna typ av kretsar. Kiselbroar är ett alternativ som lovar att lösa dessa problem.
Den största utmaningen i ett system som består av flera olika processorer är kommunikation. Det finns dock applikationer där kraften som krävs av hårdvaran förhindrar att arkitekturen placeras på ett enda chip och en mer komplex komposition måste ritas, den vanligaste är vad vi kallar en 2.5DIC -krets.
Problemet med kiselinterposers
På grund av komplexiteten i den kommunikation som krävs och behovet av att spara på dataöverföring krävs användning av komplexa kommunikationsgränssnitt. Det vanligaste tricket? Användningen av vertikalt placerade kiselvägar som går från mellanläggaren och genom chipsen vertikalt. Detta gör att du kan öka antalet sammankopplingar och få var och en att gå med en låg klockhastighet, vilket är extremt viktigt eftersom strömförbrukningen växer exponentiellt med klockhastigheten.
Problemet med kiselinterposers är att de är extremt dyra på grund av storleken på mellanläggaren, eftersom detta egentligen inte är annat än ett chip som resten av chipsen är monterade på och också måste vara stort. Så storleken på mellanläggaren är begränsad av tillverkningsnodnätet. Med dagens teknik är den maximala storleken som en kiselinterposer kan ha 30 x 30 mm, så chipsen, både minne och processorer, måste därför vara mindre än mellanlägget som de är monterade på. .
Alla dessa begränsningar innebär att under ett par år har ett alternativ utvecklats i form av de så kallade kiselbroarna, som har antagits av båda Intel och AMD för deras nuvarande och framtida 2.5DIC -design.
Vad är kiselbroar?
Silicon bridges, silicium bridges på engelska, är ingen framtida teknik , eftersom vi redan har sett dem i produkter som har släppts. Eftersom EMIB -tekniken och Intel använder denna teknik för att kommunicera olika chips med varandra i sin design baserad på två och en halv dimension integrerade kretsar.
Fördelen med kiselbroar är att de inte gör det använda en hel interposer för kommunikation , men skapa istället en kommunikationskanal mellan de två chips som kommunicerar som är belägen på substratet för båda chipsen. Något som vid första anblicken kan verka som en mellanlägg, men den mängd kisel som behövs för interkommunikation av de olika chipsen är faktiskt mycket mindre.
Dessutom tillåter kiselbryggor frihet när de sammanfogar olika marker, skapare är inte begränsade av interposerens storlek och det finns ingen sammankoppling över huvudet i mellanläggaren att det sedan finns element som de inte använder för att kommunicera. varje. Det är därför en mycket billigare lösning och tar 2.5DIC -konstruktioner närmare hemmamarknaden och därför utanför högpresterande datorer.
Hur fungerar kiselbroar?
En av särdragen hos kiselbroar är det de använder inte kisel- eller TSV -vägar till kommunicera med chipsen, vilket minskar kostnaderna kraftigt, eftersom det inte är nödvändigt att skapa en serie vertikala banor som korsar hela chipet från topp till botten. Problemet med att anta kiselvägar är att det är lika komplext som att bygga en byggnad. Och när den väl är byggd, säg att du måste köra ett nätverk av rör genom mitten, vilket tekniskt innebär att du måste tappa byggnaden till marken och göra det igen.
Precis som med TSV för kiselinterposrar, kommunicerar kiselbryggorna också vertikalt, men denna kommunikation görs på en brygga som är mellan båda chipsen och ger tillräckligt med bandbredd för kommunikation. Till exempel Intel med lanseringen av sin första generationens EMIB -teknik kunde kommunicera en AMD GPU med sitt HBM-minne med en av kiselbroarna i Kaby Lake-G.
Vem antar det?
Både Intel och AMD antar kiselbroar i utvecklingen av framtida produkter, men som vi redan har nämnt har Intel redan antagit dem och specifikt var det i ett gemensamt projekt med AMD. Vi syftar på NUC Hades Canyon och sättet på vilket CPU och GPU var sammankopplade med varandra via en kiselbrygga.
Produkten var inte särskilt framgångsrik, men Intel har utvecklat sin kiselbryggteknologi, EMIB, under hela den här tiden och har gjort det till ett sätt att koppla ihop de olika brickorna, vilket är vad de kallar chiplets, i design så mycket av det ännu inte släppte Intel Xe-HP GPU: er , Liksom framtida Intel Meteor Lake CPU . Som vi hoppas kommer att finnas på marknaden år 2023.
När det gäller AMD, å andra sidan, kommer antagandet av kiselbroar att vara ses i RDNA 3 , vars referens vi har tack vare en serie AMD -patent där de beskriver en spel -GPU som består av flera GPU -chip. Som ses av operativsystemet som om de vore en enda GPU. Intressant för utbudet av CDNA 2-baserade MCM-GPU: er använder AMD en gemensam interposer, men det bör noteras att den högpresterande datormarknaden har kostnader som kan bäras av TSV och användningen av kiselinterposers.
Generellt förväntas kiselbryggor under de kommande åren antas av olika tillverkare som vill bygga 2.5DIC -lösningar för hemmamarknaden, något som vi har väntat på i flera år och som kommer att vara ett av de element som kommer att lösa problemet med ökande kostnader för slutet av Moores lag. Men för tillfället och för att avsluta, sitter vi kvar med följande: det är inte en obevisad teknik och därför pratar vi inte om något av science fiction.
