Cache DRAM: Minne mellan RAM och CPU som ökar prestanda

Cache-DRAM

Konceptet Cache DRAM består av att lägga till en extra nivå av cache mellan processorn och ram minne för att öka prestandan hos den förra. Men vilka förändringar betyder det i processorns arkitektur och hur fungerar detta koncept? Vi förklarar det för dig och för övrigt vilka processorer som använder denna arkitektur.

För några dagar sedan an Apple patent dök upp där användningen av Cache DRAM i en av dess framtida processorer nämndes, ett koncept som även om det kan verka exotiskt inte är det, så vi kommer att avmystifiera det.

DRAM-minne som en cache, en motsägelse

Alla aktuella RAM-minnen som används utanför en processor är av DRAM- eller Dynamic RAM-typ, medan minnena som används inuti processorerna är Static RAM eller SRAM. Båda fungerar ungefär samma när det gäller hur man får åtkomst till data, men vad de inte är detsamma är i hur de lagrar lite minne.

DRAM-minne är mycket billigare, men till sin natur kräver det konstant uppdatering, och dess åtkomsthastighet är långsammare än SRAM, så det används vanligtvis inte inom processorer. Å andra sidan skalas det på ett sämre sätt än DRAM, så trots att IBM har använt DRAM-minne som en cache på sista nivå i sina processorer för högpresterande dator, POWER, i nästa generation kommer de att använda SRAM minne.

Så begreppet cache, som är relaterat till ett minne av SRAM-typen, tillsammans med DRAM-konceptet matchar i princip inte och även om vi har fallet med IBM-processorer kommer vi inte att prata om att använda DRAM-minne som en cache inom processorn.

DRAM-cache och HBM-minne som ett exempel

Apple Cache DRAM

Cache DRAM är konceptet att lägga till ytterligare ett lager i minneshierarkin mellan processorns cache på sista nivå och huvudminnet, men byggt genom ett DRAM-minne med högre åtkomsthastighet och mindre latens än DRAM som används som huvudminne.

Ett sätt att uppnå detta är att använda HBM-minne som ett DRAM-cache, vilket är en typ av DRAM-minne där olika minneschip staplas och kopplas vertikalt med en typ av kablar som kallas TSV eller genomgående banor. kisel genom att de passerar genom flisen. Denna typ av anslutning används också för konstruktion av 3D-NAND-minne.

Cache-DRAM

Eftersom anslutningen är vertikal är en mellanläggare nödvändig, vilket är en elektronikbit i form av ett kort som är ansvarig för att kommunicera processorn och HBM-minnet. Både processorn, oavsett om CPU or GPU, är monterade på nämnda mellanlägg, vilket på grund av det korta avståndet ger HBM-minne förmågan att fungera som en typ av DRAM-minne med lägre latens än de klassiska DDR- och GDDR-minnena.

Det bör klargöras att om DRAM var närmare processorn, eftersom en 3DIC-konfiguration placerar den precis ovanför den, skulle latensnivån jämfört med HBM-minnet vara lägre och därmed åtkomsthastigheten högre på grund av att elektroner har att resa en kortare sträcka.

Vi har verkligen använt HBM-minnet för att ge dig en idé, men vilken typ av minne som helst i en 2.5DIC-konfiguration fungerar som ett exempel.

Men en standard interposer räcker inte

Nästa problem är att en cache inte fungerar på samma sätt som ett RAM-minne, eftersom processorns datasökningssystem inte är att kopiera instruktionslinjerna från RAM en efter en utan snarare minnessystemet. Vad cache gör är att kopiera minnesfragmentet där den aktuella kodraden finns i den sista nivån i cachen.

Den sista nivån lagrar processorns cache delas av alla kärnor, men när vi kommer närmare den första nivån är de mer privata. Det bör klargöras att i fallande ordning innehåller varje cache-nivå ett fragment av föregående cache. När en processor letar efter data är det den som letar efter den i stigande ordning på cache-nivåer, där varje nivå har mer kapacitet än den tidigare.

Men för att HBM-minne ska fungera som en cache, behöver vi elementet som kommunicerar processorn med nämnda minne, mellanläggaren, för att ha de nödvändiga kretsarna för att uppträda som ett cacheminne. Så en konventionell interposer kan inte användas och det är nödvändigt att lägga till ytterligare kretsar i interposern som gör att HBM-minnet kan bete sig som ett extra minnecache.