앞으로 몇 년 동안 가장 큰 아시아 파운드리의 N5 노드는 향후 몇 년 동안 제조 노드에서 가장 중요하게 될 것입니다. 음, 이미 상기 제조 공정으로 제조된 칩 중 하나를 분석한 결과, TSMC의 5nm 노드 밀도가 예상보다 낮습니다. . 이것은 나쁜 소식입니까, 아니면 당신의 진심이 부족합니까?
TSMC의 5nm 노드와 그 변종은 PC 내에서 향후 몇 년 동안 가장 관련성이 높을 것입니다. 라는 사실 때문만이 아니다. AMD Ryzen 7000, EPYC Genoa 및 RX 7000 GPU와 같은 미래 칩에 사용할 것입니다. TSMC도 클라이언트라는 사실을 잊어서는 안 됩니다. 인텔, Meteor Lake의 통합 그래픽과 일부 Ponte Vecchio HPC 그래픽 구성 요소가 이를 제조에 사용할 것이기 때문입니다. 따라서 어떤 방식으로든 업계의 주요 업체는 이 제조 노드를 어떤 방식으로든 사용합니다. 현재 이 제조 공정을 사용하는 유일한 칩은 Apple
TSMC의 5nm 노드 밀도는 광고보다 낮습니다.
이 헤드라인이 부정적으로 보일 수 있지만 여기에는 설명이 있으며 Angstronomics에서 TSMC가 5nm 노드의 밀도를 잘못 지정한 이유를 알려주는 흥미로운 기사를 작성했다는 것입니다. 이것은 면적당 트랜지스터의 수를 의미하므로 칩을 얼마나 복잡하게 만들 수 있는지를 의미합니다. 대만 파운드리는 공식적으로 평방 밀리미터당 171억 XNUMX만 트랜지스터라고 공식 발표했습니다. . 그러나 철저한 분석을 통해 이 수치는 더 낮고 평방 밀리미터 당 137.6 백만 트랜지스터 .
그들은 최신 세대의 Apple A15 프로세서를 만드는 데 사용된 트랜지스터의 크기를 전자 현미경으로 측정하여 이를 수행했습니다. iPhone. 셀 높이에서 210nm, CPP에서 51nm 측정 . 음, 두 값 모두 이전 노드에 대한 트랜지스터의 크기를 알기 위해 비교 방식으로 사용됩니다. 따라서 TSMC의 N7 노드는 다음 값을 갖습니다. 각각 240nm 및 57nm , 밀도를 제공합니다. 평방 밀리미터 당 90.64 백만 트랜지스터 . 최근에 Intel 10로 명명된 Intel의 7mm 노드의 경우 100.33.
숫자 때문에 어지러워도 걱정하지 마세요. 이는 동일한 공간에서 칩 설계자가 최대 51.8nm 칩보다 5nm 빌드 칩에서 7% 더 많은 논리 게이트 . 즉, 전체 노드 점프가 아닙니다. 실제로 트랜지스터는 5nm도 아닙니다. 이 메트릭은 오래 전에 현실과 일치하지 않았으며 마케팅 도구에 가깝습니다.
TSMC가 잘못된 수치를 제공했습니까?
아니요, 그렇지 않습니다. 이는 대만 파운드리가 이전 섹션에서 논의한 메트릭을 사용하지 않기 때문입니다. TSMC가 일반적으로 하는 일은 이미 알려진 칩을 새 노드에 적용하여 해당 메트릭을 가져오는 것입니다. 이를 위해 그들은 Cortex A72의 디자인을 사용합니다. 물론 팹리스 디자인이기 때문에 파운드리는 다른 로직을 구성하기 위해 한 가지 유형의 트랜지스터 또는 다른 유형을 사용할 때 세계에서 모든 자유를 누릴 수 있습니다. 칩을 구성하는 게이트.
따라서 위의 이미지에서 볼 수 있듯이, 우리는 TSMC가 어디에서 수치를 얻었는지 추론할 수 있습니다. . 그리고 그것은 논리의 밀도만을 가리킨다는 것입니다. 따라서 예를 들어 SRAM 또는 칩의 아날로그 부분은 제외됩니다. 그건 그렇고, 현재 노드에서 미래 노드로의 점프가 어떻게 상당한 소비 절감이나 중요한 속도 증가로 이어지지 않는지 알 수 있습니다. 이는 차세대 그래픽 카드의 고급 모델 소비 증가를 부분적으로 설명합니다. NVIDIA 그리고 AMD.
어쨌든 이것은 파운드리의 파트너와 그곳에서 만들어질 미래의 칩에는 영향을 미치지 않습니다. 그들 중 다수는 이미 완료되어 웨이퍼에 대규모로 인쇄될 예정입니다.