InFO, la technologie d'empilement de puces de TSMC et Intel

Nous avons tendance à regarder vers l'avenir, mais nous regardons rarement en arrière. Parfois, cela est plus que pratique pour savoir où nous allons et ce que nous avons appris, ou simplement pour comprendre pourquoi les choses sont comme ça. Dans le monde des wafers, de leurs interconnexions et de leurs packages, une technologie généraliste a tout changé, au point que de nos jours ses évolutions permettent de créer des processeurs hautes performances aux SoC mobiles. Nous parlons d'InFO, une technologie qui a été développée par TSMC .

Pour que l'évolution des processeurs et des puces ait lieu, une base est nécessaire pour déterminer les performances et les capacités des nouvelles technologies qu'ils hébergeront. Même si un ingénieur a à l'esprit comment les aborder pour les années à venir, la façon de le faire est l'étape vraiment compliquée. Nous avons vu comment l'industrie se tourne vers les chiplets, mais, bien qu'ils soient une réalité qui prend progressivement le dessus sur le marché, l'une des technologies et des concepts clés est peu connue. Comment on est venu ici?

Empilement de puces

InFO et ses deux variantes PoP et oS sont la clé de l'évolution

Avant de plonger dans la technologie elle-même, nous devons savoir ce qu'est InFO. En tant que tel, InFO est l'acronyme de Fan-Out intégré , ce qui est souvent appelé dans l'industrie un emballage au niveau de la tranche, qui se traduirait par une plate-forme technologique pour l'intégration de systèmes.

C'est-à-dire une méthode d'ajout de sous-systèmes ou de composants aux puces déjà présentes dans la plaquette elle-même. Un exemple clair est HBM à l'intérieur de n'importe quelle puce au format vertical (pas horizontal comme les GPU qui ont besoin d'un substrat ou d'un interposeur, ne les confondez pas) bien que tout type de DRAM fonctionnerait également, par exemple.

tranche

Afin d'intégrer un sous-système ou un composant au niveau de la tranche, il sera nécessaire d'utiliser RDL (couche de redistribution) et aussi la technologie TIV (Through InFO Via) pour réaliser les interconnexions entre les deux couches sans perte de performances. Le procédé consiste à découper les puces dans une tranche de silicium puis à les placer très précisément sur une fine tranche «reconstituée» ou porteuse, qui est ensuite moulée. La couche de redistribution est créée, puis des billes de soudure sont formées sur le dessus, comme dans un boîtier à l'échelle de puce au niveau de la tranche. Après cela, la nouvelle plaquette formée par des puces est cuite afin que le composé soit durci et qu'il soit prêt pour la production.

Les variantes impliquent de pouvoir concevoir des puces 2D ou 3D

Info_PoP

Comme nous l'avons vu, InFO a deux variantes qui, en fonction de la conception de la puce et de sa complexité, peuvent être utilisées pour sa création sur la plaquette. Nous parlons de PoP et oS, où chacun a ses particularités et pour le moment et malgré le fait qu'ils soient utilisés depuis 16 nm, aucun ne finit par imposer l'autre comme un dominateur clair.

InFO_PoP est le premier package Fan-Out pour l'industrie dans le concept de wafer 3D. C'est le plus utilisé lors de l'intégration de composants tels que des matrices, de la DRAM ou des substrats interposés pour plusieurs couches. Il a la particularité d'utiliser des soudures plus fines, ce qui lui confère un profil final plus fin et de meilleures performances électriques et thermiques du fait de l'absence de substrat organique.

Info_oS

En revanche, InFO_oS a besoin d'un substrat pour pouvoir prendre forme, où la hauteur normale sera d'environ 2 micromètres. L'avantage est qu'en incluant le substrat, plus de puces peuvent être interconnectées avec lui et cela ne dépend pas de quelque chose d'aussi individualisé que la méthode PoP. Donner des mesures d'E / S ou d'entrée est compliqué, puisque chaque entreprise a la sienne et que chaque nœud nécessite un redimensionnement du même, mais dans tous les cas on parle toujours de micromètres.

C'est cette technologie qui a permis Intel et TSMC pour repousser la loi de Moore pendant encore quelques années, bien qu'en mettant à l'échelle les systèmes multi-wafer.

InFO-L / LSI, le summum de l'évolutivité du système

Info LSI TSMC

Une nouvelle technique au sein d'InFO devrait être en voie d'achèvement pour être produite en série dès 2022. On parle d'InFO-L ou Info_LSI , comme vous préférez, où une couche d'interconnexion de silicium est intégrée entre le substrat et les puces qui améliore des aspects tels que l'intégrité des signaux et même les tensions ou la température, car ils nécessitent des valeurs plus faibles.

Le problème est que les puces doivent être conçues avec une épaisseur plus faible pour ne pas trop augmenter la hauteur totale de la filière, limitant thermiquement la dissipation entre les couches. Ceci est intéressant en ce qui concerne la GPU or Processeur noyaux plus HBM dans l'une de ses variantes.

L'ajout de hauteur limite les valeurs maximales tolérables, comme nous l'avons vu par exemple dans le i9-9900K ou dans la Radeon VII, ce n'est donc pas quelque chose à vraiment mépriser. Les nouvelles puces sortant de l'usine doivent le faire, il sera donc intéressant de voir à quel point elles augmentent par rapport au substrat d'origine.