PCI-Express 6.0: PC-ominaisuudet, suorituskyky ja parannukset

PCI Express -tekniikkaa on käytetty pitkään näytönohjainten ja muiden oheislaitteiden, kuten NVMe SSD -asemien, liittämiseen. Rajapinnan viidennen sukupolven toteutus tapahtuu, kun Alder Lake -prosessorit saapuvat Intel ja Zen 4 -prosessorit AMD. Mutta PCI Express 6.0 -määritys on viimeistelty ja tuo useita parannuksia viidenteen sukupolveen verrattuna.

PCI Express 6.0 seuraa alusta alkaen samoja parannuksia kuin tämän käyttöliittymän edelliset sukupolvet, eli se perustuu kaistanleveyden kaksinkertaistamiseen edelliseen sukupolveen verrattuna. PCI Express 6.0: n tapauksessa on kuitenkin tehty perusteellisia muutoksia tämän käyttöliittymän kuudennen sukupolven kehittämisessä.

PCI-SIG-PCI-Express-6.0-PCIe6-2

PCI Express 6.0: n kaistanleveys on 128 Gt / s 16-rivisessä käyttöliittymässä, liikaa kaistanleveys I / O-rajapinnassa ja tämä on nelinkertainen hyppy verrattuna nykyiseen grafiikkaan käyttämäämme PCI Express 4.0: een kortit. Hyppy tarkoittaa myös hyppyä NVMe: stä SSD flash -ohjaimet 7-8 GB / s -28-32 GB / s PCI Express 6.0: n kanssa.

Yhteensopivuus taaksepäin ja signaalin epävakauden ongelma

PCI Express Velocidad

PCI Express -liitäntä on aina ollut taaksepäin yhteensopiva protokollan aiempien versioiden kanssa, mikä tarkoittaa, että voimme liittää PCI Express 1.0 -kortin PCI Express 6.0 -paikkaan ja se toimii, koska kierre on täsmälleen sama. Joten ei ole mahdollista lisätä nastojen määrää kaistanleveyden lisäämiseksi ilman nopeuden lisäämistä. Ratkaisu? Nosta kellonopeutta, jolla käyttöliittymä toimii.

Ongelma PCI Express 6.0: ssa? Kun lisäämme rajapinnan kellonopeutta, se muuttuu epävakaaksi etäisyyden kasvaessa ja kuuden sukupolven jälkeen heidän on täytynyt tehdä muutoksia käyttöliittymään, koska rajapinta toimii perinteisellä tavalla. Ja jos katsot näiden viivojen mukana tulevaa taulukkoa, puhumme teoreettisesta 64 GHz: n nopeudesta, joka vääristää signaalia tarpeeksi, vaikka lyhyelläkin etäisyydellä molemmat päät ovat PCI Express -liitännässä.

Tämä on pakottanut joukon toimenpiteitä, jotta siirtyminen PCI Express 6.0: een olisi mahdollista.

Ensimmäinen PCI Express 6.0: n parannuksista on PAM4: n käyttö

Mejoras PCI Express 6.0 PAM4

Mistä sirun ulkoinen tai sisäinen rajapinta tietää, onko arvo 1 vai 0? No, yksinkertaista, riippuen jännitteestä, jossa tiedot lähetetään. Binaarijärjestelmät perustuvat kahden jännitteen käyttöön, joiden välinen etäisyys on riittävä, joten jännitteen lasku tai nousu tekee signaalista sekavan. Analogisissa järjestelmissä yksinkertainen jännitteen vaihtelu edellyttää tietojen muuttumista. Tästä syystä tietokoneet puhuvat binäärinä.

Mitä tekemistä tällä on PCI Express 6.0: n kanssa? Koska emme voi lisätä kaistanleveyttä, koska signaali on vääristynyt eikä taaksepäin yhteensopivuutta varten tarvittavien nastojen määrä, ratkaisu on löydettävä ja tämä tapahtuu käyttämällä PAM4 -koodausta tai pulssiamplitudimodulaatiota, jonka olemme jo nähneet GDDR6X: ssä ja ei perustu kahden jännitearvon käyttöön, vaan 4 jännitearvoa kullekin tapille. Tällä tavalla voimme koodata arvot 00, 01, 10 ja 11 kullekin tapille. Yhteensä neljä arvoa kahden perinteisen arvon sijaan, jotka olisivat 0 tai 1.

Ratkaisu välttää kaistanleveyden ja nastojen lisäämisen, mutta se kertoo meille, että PCI Express 7.0: ssa se ei ole enää mahdollista tavanomaisilla menetelmillä. Saatamme nähdä fotoniikan ja optisten rajapintojen käytön, mutta PCI Express 6.0: n parannusten jälkeen, kun olet poistunut uunista, ole parempi kärsivällinen sen seuraajan kanssa.

Muutoksia pakettijärjestelmään

PCI Express

Hyppy PAM-4: een on muuttanut tapaa, jolla PCI Express 6.0 -liitäntä lähettää paketit, vaikka se on yhteensopiva aiempien sukupolvien kanssa kommunikoimalla perinteisessä PAM-2- tai NRZ-tilassa. Todellisuudessa PAM-4-muoto ei tue aiempaa pakettijärjestelmää ja siksi tiedonsiirtoprotokolla on muuttunut sen vuoksi.

Ensimmäinen muutos on ollut ns. Forward Error Correction eli FEC, joka on uusi protokolla tietojen lähettämisvirheiden korjaamiseksi. Ongelmana on, että käsiteltävä kaistanleveys on niin suuri, että FEC lisää valtavaa viivettä tietojen lähettämisessä. Tämän helpottamiseksi PCI Express 6.0 -standardi käyttää FLIT -pakettityyppiä. Paketti on vain joukko bittejä, joilla on tietty määräpaikka. Jokaisen FLIT -lähetyksen viive? Se riippuu käyttöliittymän rivien määrästä, mutta jokaisen paketin latenssi on vain 2 ns 16-rivisellä PCI Express 6.0: lla, mutta jopa 32 ns yksirivisellä rajapinnalla.

FEC toimii vain kiinteillä mitoilla, minkä vuoksi FLIT: n koko on 256 tavua lähetystä kohti. Kunkin paketin tai TLP: n koko voi vaihdella 0 tavusta 4096 tavuun, ja siksi jokainen paketti voi koostua useista FLITS -tiedostoista.

Kolmas päivitys PCI Express 6.0: een, muuttuva kulutus

Velocidad Datos

PCI Express 6.0 lisää uuden pienitehoisen tilan, jonka nimi on L0P. Tässä tilassa rajapinta voi vähentää virrankulutustaan, kun lähetettävä datavirta on pienempi kuin rajapinta voi lähettää. Tätä varten kellotaajuus, jolla rajapinta toimii tietyn tiedonsiirron hetkinä, vaihtelee aiheuttamatta pysäytystä, joka lisää viivettä tiedonsiirtoon.

Ongelmana on, että tämä mekanismi liittyy FLITS- ja FEC -järjestelmiin ja siten PAM4 -järjestelmään, mikä tarkoittaa, että sitä voidaan käyttää vain PCI Express 6.0 -tilassa, ei muissa tiloissa.