Während Chipherstellung Knotentechnologien und Moores Gesetz In vollem und offensichtlicher Verlangsamung suchen Chiphersteller und Designer weiterhin nach kreativen neuen Lösungen, um die Skalierung und Leistung von Geräten weiter zu steigern. Fortschrittliche Verkapselungstechnologien sind einer der Bereiche, in denen wir gesehen haben tolle Innovationen in den letzten Jahren wie die Einführung von Silizium Interposer , die Integration des HBM-Speichers auf dem Chip selbst oder die Verschiebung zur Modularisierung mit Chiplets. Heute werden wir mit Ihnen darüber sprechen Die LSI-Technologie von TSMC , mit denen sie in Zukunft ihre Chips bauen wollen und die die Funktionsweise dieser Branche zum Besseren verändern können.
Silizium-Interposer stellen Kostenprobleme dar, da sie sehr teuer sind und eine ziemlich große Menge an Silizium erfordern, während Chiplet-Designs unter Verwendung herkömmlicher Verpackungen auf organischen Substraten durch die Eingabe- / Ausgabebandbreite und die Energieeffizienz begrenzt sind. Eine Lösung für dieses Problem war die Einführung von Silizium-Zwischenmatrizen in die Industrie, die zwei Logikchips miteinander verbinden, jedoch nur in begrenztem Umfang und ohne Verwendung des gleichen Platzbedarfs wie ein vollständiger Silizium-Interposer. IntelEMIB (Embedded Die Interconnect Bridge) wurde in letzter Zeit am meisten über die Implementierung dieser Technologie gesprochen.
TMSC LSI, wird es die Zukunft der Industriechips sein?
Während des TSMC-Technologiesymposiums 2020 stellte der taiwanesische Hersteller eine eigene Variante dieser Technologie vor, die als Local Si Interconnect (LSI) bezeichnet wird und für InFO- und CoWoS-Verkapselungstechnologien in Form von InFO-L und CoWoS-L angeboten wird.
Die neuen Fortschritte sind Teil dessen, was TSMC jetzt nennt 3D Stoff Verpackungstechnologie, die ein ziemlich vielseitiges Repertoire an Verkapselungs- und Integrationsoptionen bietet, einschließlich natürlich SoIC, InFO und CoWoS.
Eine kurze Erklärung für unsere Leser, die mit diesen Begriffen nicht vertraut sind: SoIC (System on Chip Integrated) ist die Hybrid-Bonding- und Chip-Stacking-Integrationstechnologie von TSMC, mit der mehrere Chip-Arrays zusammengestapelt werden können, wodurch die Bandbreite extrem hoch ist und eine Verbindung zwischen Chips aus Silizium mit geringem Verbrauch besteht. Derzeit ist diese Technologie in der Branche unerreicht.
InFO ist die Lüfterverpackungs- oder Verkapselungstechnologie von TSMC, bei der ein Chip von einem Siliziumwafer entfernt und auf einem anderen Trägerwafer platziert wird, auf dem größere Strukturen wie Kupfer-RDL aufgebaut sind. (Umverteilungsschicht) und anschließend das Trägersubstrat.
Die TSMC-Variante von InFO mit LSI-Integration heißt InFO-L oder InFO-LSI und folgt einer ähnlichen Struktur mit dem neuen Zusatz dieses lokalen Siliziumverbindungs-Mittelsmann-Chips für die Kommunikation zwischen beiden Chips.
Das CoWoS (Chip-on-Wafer-on-Substrate) von TSMC wurde ursprünglich als 2.5-D-Silizium-Interposer-Verpackungstechnologie des Unternehmens beschrieben, die derzeit noch unter der CoWoS-S-Spezifikation steht, in der Zwischenzeit jedoch auch andere Verkapselungstechnologien abdeckt. Wie in der Beschreibung angegeben, wird die RDL zuerst auf dem Basissubstrat aufgebaut und erst als letzter Schritt wird der Siliziumchip dem Satz hinzugefügt.
CoWoS-L ist die neue Variante der Chipverpackungstechnologie von TSMC, bei der eine lokale Siliziumverbindung hinzugefügt wird, die in Kombination mit einer Kupfer-RDL verwendet wird, um eine höhere Bandbreite als bei Verwendung einer RDL-Verpackungsimplementierung zu erzielen. (CoWoS-R) und hat auch geringere Kosten als bei Verwendung eines vollständigen Silizium-Interposers (CoWoS-S). Mit anderen Worten, mit dieser Verkapselungstechnologie erhalten Sie Bessere Leistung bei geringeren Kosten .
TSMC beschreibt LSI als aktiven oder passiven Chip (abhängig von den Anforderungen der Chipdesigner und ihrem Budget). Die TSMC-Schmelze erwartet, die InFO-L-Qualifikation im ersten Quartal 2021 abzuschließen, während sich CoWoS-L derzeit in einem Präqualifikationsprozess befindet. Von Silicon Bridge Interconnect-Technologien wie LSI und EMIB wird erwartet, dass sie sowohl dem Designer als auch dem Verbraucher Hochleistungs-Chipdesigns zu geringeren Kosten liefern.
Kurzum: Chips mit höherer Leistung und billiger, etwas, das (für den Benutzer) übersetzt werden sollte leistungsstärkere und billigere Prozessoren .