Siliciumbroer, hvordan Intel og AMD forbinder CPU'er eller GPU'er

Udseendet af to og en halvdimensionale integrerede kredsløb, 2.5DIC, bragte de såkaldte silicium-interposere med til indbyrdes kommunikation af de forskellige elementer, der er en del af dem. På grund af deres høje omkostninger og kompleksitet blev disse en flaskehals for masseoptagelsen af ​​denne type kredsløb. Siliciumbroer er et alternativ, der lover at løse disse problemer.

hvordan Intel og AMD forbinder CPU'er eller GPU'er

Den største udfordring i et system, der består af flere forskellige processorer, er kommunikation. Der er imidlertid applikationer, hvor den strøm, der kræves af hardwaren, forhindrer placering af arkitekturen på en enkelt chip, og en mere kompleks sammensætning skal tegnes, den mest almindelige er, hvad vi kalder et 2.5DIC -kredsløb.

Problemet med silicium interposers

AMD Vega GPU

På grund af kompleksiteten i den nødvendige kommunikation og behovet for at spare på dataoverførsel er brug af komplekse kommunikationsgrænseflader påkrævet. Det mest almindelige trick? Brugen af ​​lodret placerede siliciumveje, der løber fra interposer og gennem chipsene lodret. Dette giver dig mulighed for at øge antallet af sammenkoblinger og få hver enkelt til at køre med en lav clockhastighed, hvilket er ekstremt vigtigt, da strømforbruget vokser eksponentielt med urets hastighed.

Problemet med silicium interposers er, at de er ekstremt dyre på grund af interposerens størrelse, da dette virkelig ikke er andet end en chip, som resten af ​​chipsene er monteret på og også skal være stor. Så interposerens størrelse er begrænset af fremstillingsnodegitteret. Med den nuværende teknologi er den maksimale størrelse, som en silicium interposer kan have, 30 x 30 mm, så chipsene, både hukommelse og processorer, skal derfor være mindre end interposer, som de er monteret på. .

Alle disse begrænsninger betyder, at der i et par år er blevet udviklet et alternativ i form af de såkaldte siliciumbroer, som er blevet vedtaget af begge Intel og AMD til deres nuværende og fremtidige 2.5DIC -designs.

Hvad er siliciumbroer?

Puentes Silicio Intel EMIB

Siliciumbroer, siliciumbroer på engelsk, ikke er en fremtidig teknologi , da vi allerede har set dem i produkter, der er frigivet. Da EMIB -teknologi og Intel bruger denne teknologi til at kommunikere forskellige chips med hinanden i deres design baseret på to og en halv dimension integrerede kredsløb.

Fordelen ved siliciumbroer er, at de ikke gør det bruge en hel interposer til kommunikation , men i stedet oprette en kommunikationskanal mellem de to chips, der kommunikerer, der er placeret på substratet for begge chips. Noget, der ved første øjekast kan virke som en mellemlægger, men den nødvendige mængde silicium til kommunikation mellem de forskellige chips er faktisk meget mindre.

Derudover tillader siliciumbroer frihed, når de forbinder forskellige chips sammen, skabere er ikke begrænset af interposerens størrelse, og der er ingen sammenkobling overhead i interposer, at der så er elementer, som de ikke bruger til at kommunikere. hver. Det er derfor en meget billigere løsning og bringer 2.5DIC -designs tættere på hjemmemarkedet og derfor uden for højtydende computing.

Hvordan fungerer siliciumbroer?

Kaby Lake-G puente silicio

En af særegenhederne ved siliciumbroer er det de bruger ikke silicium eller TSV stier til kommunikere med chipsene, hvilket i høj grad reducerer omkostningerne, da det ikke er nødvendigt at oprette en række lodrette stier, der krydser hele chippen fra top til bund. Problemet med at anvende siliciumveje er, at det er lige så komplekst som at bygge en bygning. Og når den er bygget, skal du sige, at du skal køre et netværk af rør gennem midten, hvilket teknisk betyder, at du skal tabe bygningen til jorden og gøre det igen.

Som med TSV for silicium -interposere kommunikerer siliciumbroerne også lodret, men denne interkommunikation udføres på en bro, der er mellem begge chips og giver tilstrækkelig båndbredde til kommunikation. For eksempel var Intel med lanceringen af ​​sin første generation af EMIB -teknologi i stand til at kommunikere en AMD GPU med sin HBM-hukommelse ved hjælp af en af ​​siliciumbroerne i Kaby Lake-G.

Hvem vedtager det?

intel Metor Lake

Både Intel og AMD vedtager siliciumbroer i udviklingen af ​​fremtidige produkter, selvom som vi allerede har nævnt, har Intel allerede vedtaget dem, og det var specifikt i et fælles projekt med AMD. Vi refererer til NUC Hades Canyon og den måde, hvorpå CPU og GPU blev forbundet med hinanden via en siliciumbro.

Produktet var ikke særlig vellykket, men Intel har udviklet deres siliciumbro -teknologi, EMIB, i løbet af al denne tid og har gjort det til en måde at forbinde de forskellige fliser, hvilket er det, de kalder chiplets, i designs så meget af det endnu ikke frigivet Intel Xe-HP GPU'er , Samt fremtidig Intel Meteor Lake CPU . Hvilket vi håber vil være på markedet inden 2023.

Patente GPU-chipletter AMD Puente Silicio

I tilfælde af AMD vil derimod vedtagelsen af ​​siliciumbroer være ses i RDNA 3 , hvis reference vi har takket være en række AMD -patenter, hvor de beskriver en Gaming GPU sammensat af flere GPU -chips. Som ses af operativsystemet som om de var en enkelt GPU. Interessant for sortimentet af CDNA 2-baserede MCM GPU'er bruger AMD en fælles interposer, men det skal bemærkes, at det højtydende computermarked har omkostninger, der kan bæres af TSV og brugen af ​​silicium-interposere.

Generelt forventes det, at siliciumbroer i de kommende år vil blive vedtaget af forskellige producenter, der ønsker at bygge 2.5DIC -løsninger til hjemmemarkedet, noget som vi har ventet på i årevis, og som vil være et af de elementer, der vil løse problemet med stigende omkostninger i slutningen af ​​Moores lov. Men i øjeblikket og til sidst står vi tilbage med følgende: det er ikke en ubevist teknologi, og vi taler derfor ikke om noget af science fiction.