Intel har en besættelse: meget lavt forbrug og kraftige processorer

I en konference, der Intel har givet i Kina, har præsidenten for det forskningscenter, som virksomheden har i det land, talt om de mål, de har for 2030, og som kan opsummeres i at gøre HP-chips stadig mindre, og som forbruger hver gang mindre. Hvilket udmønter sig i et større antal transistorer og større energieffektivitet . Hvordan har de tænkt sig at opnå det?

Moores lov, som blev opfundet af grundlæggeren af ​​Intel og heller ikke kan siges at være en lov, men derimod en observation, bliver ofte fejlfortolket, da begreber om den ofte forveksles. Under alle omstændigheder skal det gøres klart, at det ikke refererer til chipsenes økonomi eller deres effekt, men til tætheden af ​​transistorer i et givet rum, der fordobles med jævne mellemrum. Selvom dette er blevet langsommere over tid, er virkeligheden, at det stadig gælder i dag.

meget lavt forbrug og kraftige processorer

En trillion transistorchips i 2030 fra Intel

For dem af os, der følger udviklingen af ​​chipsverdenen, det vil sige halvledernes verden, er det meget klart for os i dag, at fremtiden, for at kunne fordoble tætheden af ​​transistorer fra tid til anden, kræver brugen af nye fremstillingsteknikker. og design, især koncepter som splintrede chips, og brugen af ​​tredimensionelle strukturer, det vil sige at stable chips oven på hinanden og alt dette for at lave chips, der vil være op til 10 gange mere effektiv, og det vil huse op til en billion indeni. af transistorer.

Intel eficiencia energética transistorer

I øjeblikket er den mest komplekse chip, der bruges i pc'er NVIDIA's AD102, som vi mener er det centrale GPU af RTX 4090, som har en tæthed på 7.6% i forhold til det mål, så vi taler om en ret lang tid for Intel at nå det mål, hvad mere er, de har overvejet at nå dertil i 2030, selvom vi ikke gør det. ved, om de vil gøre det i deres Core CPU'er eller omvendt i deres ARC GPU'er. Lad os ikke glemme, at de såkaldte disintegrerede mikroprocessorer eller chiplets gør det muligt at bryde waferens gittergrænse og skabe sammensætninger med et større antal transistorer end i en monolitisk chip.

Under alle omstændigheder skal vi huske på, at når de enkelte spåner først er afsendt, vil panoramaet have ændret sig fuldstændigt, da det vil betyde den åbenlyse brug af mindre spåner, hvilket også tilstræbes på grund af de stigninger i omkostninger, som hver ny chip fremstilling node.

En forbedring af energieffektiviteten i en størrelsesorden

Hvis vi allerede taler om energieffektivitet, er det, vi skal tage højde for, at disse ord, selv om de er et prisværdigt mål for ting som at reducere COXNUMX-fodaftrykket. Vi kan ikke glemme, at vi ikke kender den kraft, som de ønsker at måle denne parameter med, og typen af ​​hardware, såvel som de præstationstest, som de planlægger at bruge som reference, eller hvis det ikke i dag, parametre som instruktionshuset sekund, floating point power osv.

Foveros intel Render

Det er et mål, der ikke vil være let at nå, og som vil kræve udviklingsimplementering af flere teknologier, mange af dem stadig under udvikling, og andre snart vil blive implementeret. Vi taler om ting som RibbonFET-transistorer til tætheder på 2 nanometer eller mindre, Power VIA-strømforsyninger, brugen af ​​avancerede litografisystemer, der i øjeblikket er uhørt, og nye chippakningssystemer, der ligner Foveros.